博客内容目录
1. 工程相关笔记
FPGA 开发相关(持续更新)
- Quartus 下 常用命令 & debugs 记录（更新中）
- Vivado 下 常用命令 & debugs 记录（更新中）
- VerilogHDL & VHDL 重要语法记录&备忘
- Quartus 与 Vivado 资源对比
- Quartus RTL Analyzer 使用笔记
自动驾驶相关
- 推荐：可能是目前最好的自动驾驶教程
- Smooth Local Planning 实现
- Reactive Planner的原理及实现
- Scan Line Run 聚簇算法原理与实现
- 论文笔记：Lane-changing model
系统开发相关(大部分都时间较长或钻研较浅不再维护)
Ceph 开发相关
- Ubuntu 20.04 下 Ceph quincy 源码编译&集群搭建
- Ceph OSD 清除状态 & 重新加入集群
- Cephadm 使用相关问题 & 笔记
- Ceph-源码编译集群正常关闭-开启
- Ceph 学习随记
- CephFS 元数据破坏 & 恢复测试
- CephFS 学习记录
- Ceph 源码编译报错问题收集
- Ceph-集群调试&问题记录
Unity 相关（兴趣使然）
前端相关
Windows开发相关
Oment-Veins 相关
- Omnet++ Samples 学习 1 - TicToc 练习汇总
- Omnet++ Samples 学习 2 - FIFO
- Veins Module 浅析1 – AnalogueModels 的调用逻辑
- Veins Module 浅析2 – connectionManager 作用与实现
- Veins Module 浅析3 – BasePhyLayer 中 CCA 实现细节
- Veins Module 浅析4 – BasePhyLayer 外部报文处理逻辑简析
- 结合 Veins 来看 Omnet 的 Signal 机制
嵌入式相关
- Ubuntu18下 ROS 使用 Protobuf 共享内存实现节点通信
- 个人在 ROS 工程使用Protobuf的模板和一点心得
- ARM Linux SocketCAN驱动编译记录
- ARM 开发板开机自启
软件无线电相关
其他(考研以及生活经验之类)
吉大软件学院考研相关(水博文系列，自己以及师弟或者朋友总结)
- 2019年吉林大学软件学院学硕初试专业课考题回忆
- 2018年吉林大学软件工程979学硕初试题目回忆版
- 2018年吉林大学软件学院软件工程学硕复试笔试题回忆
- 2018年吉林大学软件学院软件工程学硕复试回忆
- 2018年吉林大学软件学院软件工程专硕复试题目回忆
- 2017年吉林大学软件学院学硕高级程序设计复试题回忆
生活经验相关
2. 学习笔记
FPGA 相关
《中国大学MOOC – 硬件加速设计方法》系列
《从电路设计的角度入门 VerilogHDL》
《使用 Vivado HLS 加速 FPGA 算法开发》
- P0 - FPGA Architecture Overview for Software Engineer
- P1 - The Principle of Vivado HLS
- P2 - Vivado HLS Design Flow(1): Conceptual Overview
- P3- Vivado HLS Design Flow(2) - Demo
- P4 - Data Type - Arbitrary Precision
- P5 - Data Type - Type Conversion
- P6 - Composite Data Type
- P7 - C++ Basic Operator
- P8 - Write Efficient C Test Bench(1)
- P9 - Write Efficient C Test Bench(2)
- P10 - Write Efficient C Test Bench(3)
- P11 - Basic Introduction of Interface Synthesis
- P12 - Implementing Arrays as RTL Interfaces
- P13 - Interface Synthesis - Other Cases
All articles in this blog are licensed under CC BY-NC-SA 4.0 unless stating additionally.